FPGA fejlesztési projekt
Kapacitás problémák miatt levegőben lóg egy FPGA fejlesztési projekt. Kettő FPGA-ba kellene konfigot írni és mivel ez a kettő fizikailag igen távol van egymástól (>3km) így a kettő közé optikai (fullduplex) adatátvielt megvalósítani. Nem kell nagy sávszélesség, az optikai kábel elsősorban a távolság miatt lett választva.A kettő FPGA közül az egyikre (a szenzor oldal) csak néhány (raw) SPI, I2C busz és négy digitális image szenzor (video stream) kerülne, a másik FPGA (a PC oldal) viszont komolyabb feladat lenne. Egyrészt a video streamben minimális transzformáció szükséges a sávszélesség csökkentése érdekében (pl. 5 frame/sec/csatorna akár JPG-ben elegendő, nem kell realtime videó), másrészt a buszokat és a "videó" streameket Ethernet illesztéssel egy PC felé oda/vissza UDP protokollal kellene megoldani. A projektbe csak a két FPGA és közöttük az optikai átvitel megoldása tartozik bele. Önállóan kellene ezt megoldani, tehát a vállalkozó kedvű jelentkezőnek rendelkeznie kell a szükséges fejlesztőeszközökkel és tapasztalattal a megfelelő alkatrész típusok kiválasztásához. A szenzor oldalon két fontos paramétert kell figyelembe venni, egyrészt itt magas (100 Celsius-fok körüli) az üzemi hőmérséklet, másrészt egy maximum 40mm belső átmérőjű csőbe be kellene férnie tokkal vonóval.
FPGA tekintetében Altera perefrált, nyelv tekintetében lehet VHDL és Verilog is. A projekt terjedhet akár a készre legyártott nyákig is (ez a preferált, de akár általunk is reprodukálhatónak kell lennie, tehát ez esetben minden forrás/CAD fájl is kell), vagy végső esetben korlátozódhat akár csak a (legalább valamilyen EVAL hardveren tesztelt) konfigokra is, kapcitás és megállapodás kérdése.
Fontos, hogy hasonló projektben már tapasztalattal rendelkező valakire/csapatra lenne szükség, azaz valamilyen referencia mindenképp kellene már az első PM-ben is, továbbiak pedig személyesen. Határidő tekintetében sajnos nincs túl nagy tér, még idén mindenképpen le kellene zárni.
Update 1: A mai megbeszélés alapján a határidőt +3 hónappal ki lehet tolni, azaz kb. március vége.
- Tovább (FPGA fejlesztési projekt)
- 7853 megtekintés