-

Fórumok

-

Hozzászólások

Öregszel? Szakmai tartalom lesz belőle? Mi van veled? :DD

Jól látom, hogy ez valami picike CPLD-szerűség? Még nem használtam. Eddig csak CLC-vel csináltam apróbb dolgokat.

tr '[:lower:]' '[:upper:]' <<<locsemege
LOCSEMEGE

Mit értesz válaszidő alatt? Ha jól láttam, ez a CLB 32 cellát tartalmaz - ennyiből meg már építhető olyan szinkron/szekvenciális logika ami visszafoghatja az órajeletet. De persze ez függ az interconnect hálózat bonyolultságától/topologiájától is.

Van egy ilyen a katalóguslapon:

41.4.19 Configurable Logic Block (CLB) Characteristics

Ebben vannak idők írva.

tr '[:lower:]' '[:upper:]' <<<locsemege
LOCSEMEGE

These parameters are for design guidance only and are not tested.

Az lehet a nehezites itten hogy ezek a parameterek nagyon fuggnek attol hogy milyen logikat is drotozol ossze. Raadasul ha jot akarunk akkor a fizikai kimenetet egy D flipflopbol vegyuk ki - mert akkor lesz keses, de legalabb jol definialt es nem fog a logika tranzienseket mutatni :)

Jó, azért azokat a számokat valamiért leírták, s ha a modellben ismerik a kapcsolóelemeik sebességét, akkor az elég jó lesz így is. Legfeljebb 0.5 ns-mal gyorsabb vagy lassabb lesz, de nagyjából hihetőek a számok. Azt sem tudjuk, szinkron szekvenciális hálózat lesz-e ebből, vagy valami aszinkon kombinációs hálózat.

tr '[:lower:]' '[:upper:]' <<<locsemege
LOCSEMEGE

Nem hasznaltam ilyet, de ha jol tippelem, a Raspberrys csapat 2040-ese tud hasonlot. Persze az nem 8 bites. Ha ilyesmire lenne szuksegem, es nem szamit minden cent (nem millios darabszamban keszul) lehet, hogy megneznem azt is.

A strange game. The only winning move is not to play. How about a nice game of chess?