Aha, igen, igy szuroprobaszeruen megneztem a Cortex-A9-et es az is vector table-t hasznal.
RISC-V eseten is lehet majdnem igy csinalni. De az is opcionalis es akkor is csak aszinkron megszakitasokra, es akkor is az egy jump table lesz a gyakorlatban es nem egy ISR vector table. A "de facto ajanlas" az inkabb az hogy egy entry point legyen csak minden privilegizalasi szinthez, es akkor egy belso control & status register (mcause, scause) alapjan dontsd el hogy mit csinalsz. Az ottani BIOS (SBI) is altalaban ezt implementalja meg a Linux is ilyen (ld. linux/arch/riscv/kernel/entry.S: handle_exception).