Egész konkrétan arra célozgatok, hogy blokkvázlat szinten a mai rendszerekre ráfogható a neumannság.
Ugyan az eggyel utolsóbb :) bekezdésre gondoltam, de pont a cache után pár szóval írja, hogy ez Harvard, azaz pont nem Neumann! ("Providing a cache between the CPU and the main memory, providing separate caches or separate access paths for data and instructions (the so-called Modified Harvard architecture)...)
Mondhatjuk ez a CPU belsejében van, bár Neumann mester idejében még nem pont így nézett ki a CPU. :)
Lócsemege úrfiank igaza van - elméletileg. Gyakorlatilag a CPU nem a memóriára van kötve, hanem a cache-re. A memória sem a CPU-ra van kötve, hanem a chipset/MMU-ra. Az emlitett topicban azért hivatkoztam a POWER5 processzorra, mert az abba beépített MMU egyszerre több csatornán képes írni és olvasni (8/12) a memóriát.
Konkétan a kisebb pc MMU esetén az 1-2-(3)-4 slotban elhelyezett memória olvasása is történhet párhuzamosan 2 vagy több csatornán. Ilyen esetben alaplap speckójában is beleírják, ha a teljes memóriasebesség nem érhető el 1 vagy páratlan számú memória modullal.
Tehát a Neumann modell egy régi, elméleti, valami. Arra kiválóan alkalmas, hogy pl. a GPU pipeline feldolgozását ne keverd össze mással. Alkalmazható a mai gepekre is, amennyiben van bennük memória, CPU és busz. És annyira nem alkalmazható, hogy akár már két memóriamodul esetén sem vizsgálható segítségével a topicnyitó probléma.
No, mégegyszer: A Neumann architektúra egyik eleme az ALU. Akkoriban még regiszterek (avagy register file) sem voltak. Ehhez képest ide rakok egy szép képet. Ez egy 1995-ös IBM konstrukció, pontosan a System RS/6000 J30 modell. A maximum 8 CPU (symmetric multiprocessing) switch rendszeren keresztül kapcsolódik a memóríakártyákra. A memória rendszer 256 bit széles, és egy ciklus alatt képes egyszerre több helyről írni/olvasni. Az egyes CPU-kban 6 végrehajtó egység van, amelyek párhuzamosan működnek. Fogadjunk, ebből még elméletben sem tudod kifűrészelni a Neumann modellt!