Összevetésképp: http://www.hwsw.hu/hirek/43518/ibm-power7-szerver-processzor-teljesitme…
,,..A Hot Chipsen már prezentáltak alapján a célok érdekében a magok szélesebbek lettek, órajelenként immár 5 helyett akár 8 utasítást is képesek befogadni, és 6 feldolgozását el is tudják indítani. A magok kettővel több, vektorizálható lebegőpontos végrehajtóegységgel rendelkeznek, amivel az IBM elsősorban a szuperszámítógépes felhasználást célozta meg, a Power7 kifejlesztése ugyanis része egy szuperszámítógépes DARPA projektnek, melynek célja a petaflopsos rendszerek létrehozása. Visszatért az agresszív soron kívüli végrehajtás (OoO), és kettő helyett már négy szálat hajt végre párhuzamosan egy mag, melyek a 12 végrehajtóegységen osztoznak. Ez 32 szál chipenként, akár 1024 vastag fonál a legnagyobb SMP-rendszerben..''
,,..A 6T-SRAM-nál sokkal helytakarékosabb eDRAM-nak köszönhetően 32 megabájt L3 tárat kapott a szilíciumra integrálva a chip, ami így is mindössze 1,2 milliárd tranzisztort számlál, és 576 négyzetmilliméter területet foglal el - az IBM ezzel 1,5 milliárd tranzisztort spórolt meg. Az integrációnak köszönhetően az L3 elérése hatszor gyorsabb mint korábban, így kisebb, 256 kilobájtos L2 tárak is elegendőek, melyek gyorsabbak, ahogyan kisebbek és fürgébbek lettek az L1 cache-ek is, méretük 32 kilobájt. Egy chip kettő, egyenként négycsatornás DDR3-vezérlővel rendelkezik, melyek összesen 100 GB/s effektív sávszélességet képesek fenntartani - ez háromszorosa például a Nehalemek elméleti maximumának, és másfélszerese annak, mint amire egy Power6 chip képes..''
Khm. x86 -nál nagyjából hány órajel kell egy utasítás feldolgozásához? :)
Csak azt akarom mondani, hogy kb. ugyanannyi (sőt, kevesebb) tranzisztorból az IBM merőben más (jobb) architektúrát hozott ki. szvsz/fixme/szmájli/mindenkötelezőizé :)