Atfutva magat a cikket, ugy latom hogy ez a ~6000 (~5900) "tranzisztor" az valojaban ~5900 "standard cell library" komponenst takar. Egy ilyen standard cell-t nehez lenne onalloan "tranzisztornak" hivni, de mivel a gyartastechnologiaban a tranzisztorok egyes elemei osszeolvadnak egy blokkra (lasd pl itten, a jobb oldali abra, ahol egy papiron 4 tranzisztoros NAND kaput osszesen 2+2 P+N retegbol allit ossze), ezert gondolom egyszeruseg es/vagy pr-szempontbol hivjak ezt "tranzisztornak".
De maga a szam teljesen realis, ezek a logikai cellak amikkel dolgoznak egesz jol visszaadjak a sztenderd FPGA-s LUT+DFF (LC) cellakat, es egy RV32IMC meg szepen osszerakhato parezer hasonlo LC-bol (ami kicsit tobb, mondjuk ~1500... 2000 cellaval ha a 32x32 bitnyi regisztert nem virtualis dual port EBR-bol hasitjuk le hanem LC-kbol szintetizaljuk: ami itt zabalja az LC-ket az a 32:1 multiplexer). Szoval a matek az szepen kijon.
Illetve a sebességére is kíváncsi lennék, erről megintcsak kevés az infó.
A cikkben ezt is szepen korulirjak: ket DFF kozott a critical path az max 17 elemu LUT-ekvivalens cellan keresztul vezet most epp naluk. Itt a design nyilvan nem csak arrol szol hogy ezt a critical path-ot minimalizald hanem az hogy az eloszlasuk egyenletes legyen (pl az nem jo logikai szintezis hogyha van egy 17 hosszu critical path-od, de a kovetkezo leghosszabb posedge DFF -> DFF az mondjuk csak 9 hosszusagu). Viszont konkret sebessegrol nem talaltam igy hirtelen semmit. Annyit irnak hogy 0.43mW-t fogyaszt 1kHz-n. Ami azert nem annyira jo, de persze kiserleti technologia meg minden.
Ami meg erdekes hogy ez tenyleg csak egy CPU es nem egy SoC - tehat memoria es periferia "nem jar" hozza. Raadasul egy bare RV32-es CPU-nak a memoria interface-e elegge vaskos (3x32 bit, es akkor meg csak von Neumann-rol beszelunk, nem Harvardrol). Szoval ezeket mind megcsinalni kulso osszekottetesekkel az szinten egy szep kihivas... onmagaban is.
De igen, el kell olvasnom jobban a cikket, tenyleg erdekes :)
A másik meg, hogy mi kell egy fullos, 64 bites RISC-V procihoz
FPGA-s tapasztalat alapjan egy RV64IC az kb 30%-kal tobb LC-t (LUT+DFF) eszik meg mint egy RV32IC, a register file nelkul. Ezutobbinal meg ugye a fenti dilemma szamit (ha virtual dual port EBR-bol pakolod ossze akkor 2x annyi kell belole, egyedi LC-kbol osszepakolva meg az 5-bites cimzes miatt meg szintugy pont 2x annyi, de az aranyaiban jobban felnyomja ezt a 30%-ot, akar 40-45%-ra is, igy egy elso gyors fejbeli becslesbol kiindulva).