Persze, csak kerdes hogy nem e'rte meg volna jobban azt a plusz Eth/PHY/MAC chippet ratenni a kis board-ra, a nya'kot ugy route-olni hogy az ennek optimalis legyen es "cserebe" egy tucatnyival kevesebb GPIO marad. Ezutobbit valszeg me'g a legelvadultabb fejleszto"k is elfogadna'k (amennyiben az I2C, SPI, UART-ok szama nem csokken erdemben). De az is lehet hogy a SoC-bol ma'r ment ki eleve dedikalt megfelelo busz (pl PCIe), amit ma'r az expansion slot-ra nem vezettek ki, es azon is loghatott volna...
Igy meg marad az hogy USB-re vagy SPI-ra ratenni egy MAC+PHY-t, oszt annak orulni. Ezutobbi stabilitasat ismerjuk (plusz hogy me'g akkor hub-ot is ra kell tenni), ezelobbi meg teljesitmenyben nem lesz olyan jo es igencsak hekkelni kell sw-oldalon...