Látom, amit írsz, csak nem értem. Miért természetes? Mondjuk van egy burst-ös írás RAM-ba a CPU részéről, közben egy DMA kérés. Mi történik? Gondolom, a burst kiíródik, utána elfogadásra kerül a DMA kérelem. Hogyan tudja a DMA kontroller és a CPU egyszerre írni, olvasni a RAM-ot? Komolyan nem tiszta ez előttem. Mert ha egy adott fizikai címről olvas a CPU, egy másik fizikai címre írna a DMA kontroller, ott sem a cím, sem az adat, sem a vezérlővonalak állapota nem stimmel. Úgy értem, az én öreges gondolkodásommal azt képzelem, vagy a CPU-é, vagy a DMA kontrolleré a busz, az egyik nagyimpedanciás állapotban kellene legyen.
Nyilván a probléma abból fakad, hogy nem követem, milyen megoldásokat használnak manapság. Ugyanakkor jobban örülnék, ha az itt szokásos leugatás helyett - ez nem rád vonatkozik értelemszerűen - inkább elmondaná valaki, hogyan van ez. Mert szerintem nem hülyeség, amit írok, legfeljebb elavult. Mint én saját magam is. :)
tr '[:lower:]' '[:upper:]' <<<locsemege
LOCSEMEGE