RISC-V vs EPYC server

- can decode and dispatch up to 15 instructions per clock cycle.
- RISC-V Vector 1.0 512-bit

https://www.nextplatform.com/2023/11/07/ventana-launches-veyron-v2-risc…

( XMI | 2023. 12. 22., p – 18:03 )

Idézet a cikkből: "Here is how Ventana is simulating the integer performance of the Veyron V2"

Régóta vágyok én, az androidok mezonkincsére már!

Rendben van, csak arra bátorkodtam felhívni a figyelmet, hogy láttunk már karón varjút. FPGA-val valós hardver szimulációjának buktatóiról kb 1 tele oldalt tudnék ide írni, és akkor még csak pontokba szedve foglalnám össze, hogy melyik fajta szimuláció milyen szintű (adott FPGA-ra optimalizált HDL, vagy már kapu-szinten végleges ASIC-nak megfelelően szintetizált, ciklus- és időzítéshelyes vagy nem) és milyen szempontokból problémás a végső ASIC teljesítményét az adott szinten szimulált eredmények alapján megjósolni. Sajnos ez nem olyan egyszerű, hogy lineárisan felszorzom az eredményt a végső késztermék órajele / szimulált rendszer órajele arányában.

Amit nagyon nehéz szimulálni, nagyon pontatlanul előrejelezhető, az a power management. Márpedig manapság ezen áll vagy bukik kb minden, az IC-nek bele kell férnie egy fogyasztási keretbe és be kell osztania az energiát a pillanatnyi terhelés függvényében. Hiába tudhatnak a mai gyártástechnológia mellett a magok fizikailag akár 6-7 GHz-en is menni, ha valós terhelés mellett 1ms után már le kell skálázniuk magukat mondjuk 3.5GHz-re. Amíg a tényleges lapka nincs legyártva, addig ezek csak találgatások, így a várható teljesítmény is csak egy - általában elég optimista - hasraütéses extrapoláció.

Régóta vágyok én, az androidok mezonkincsére már!

Igen, altalanos FPGA-epitokovekbol van amit egeszen baromi hatekonyan meg lehet csinalni (pl LFSR-ek), nehany tok alapvetonek tuno dolog meg nagyon unhatekony lesz LUT/LC alapokbol osszedrotozva es erosen befolyasolja a critical path-ot (pl multiplexerek, gondolom nem veletlenul ezeket adjak meg a performance tablazatokban, meg hasonlo okokbol csinalnak pl 6:2-es LUT-okat a gyartok). 

Nade barhogyis, azert kivancsi leszek ezen RVA jellegu rendeszerek elterjedesenek utemere majd a (kozel)jovoben. 

Amit nagyon nehéz szimulálni, nagyon pontatlanul előrejelezhető, az a power management.

Ezzel csak FPGA-n beluli MCU/SoC szinten talalkoztam a gyakorlatban, azon belul is a power saving temaban, de ott meglepoen jol mukodott. De igen, ez azert mas mint a thermal throttling. 

Egyébként engem is érdekel a risc-v terjedese, csak finoman szólva szkeptikus vagyok. Kicsit nagyotmondás szaga van a linkelt cikknek.

Nem olyan régen (2020) még ott tartott, hogy nem-kanonikus utasításkészlet módosításokra építő risc-v maggal sikerült ARM A73 sebességét megközelíteni (link: https://www.phoronix.com/news/Alibaba-XT910-RISC-V-Speed). Az A73 kb akkor volt 6 éves architektúra, a raspberry pi4-nél (A72) éppencsak gyorsabb. Ahhoz, hogy az ARM innen felzárkózzon a legjobb x86-okhoz, kb egy évtizedre volt szűksége, és ezalatt öntötték a pénzt bele olyan cégek, mint az Amazon, Apple, Qualcomm, Samsung. Hogy a Risc-V 3 év alatt ezt behozza és le is hagyja... ekkora csoda azért nincs.

Régóta vágyok én, az androidok mezonkincsére már!

nem-kanonikus utasításkészlet módosításokra építő risc-v maggal

Ha jol latom, akkor ez a mar mostanra ratifikalt vector extension (V) egyik korabbi valtozata volt. Szoval akkor valoban nem volt meg kanonikus de azota mar az lett. 

ekkora csoda azért nincs

Igen, a cikk is ezt irja: but for now we'll just be cautiously optimistic until learning more. 

De az mar egy MCU-szeru SoC-nal is latszik hogy viszonylag hamar el lehet jutni oda hogy nem a processzormag maga a szuk keresztmetszet hanem a busz architektura, az L1 + L2 cache meg azok a dolgok amik kozvetlenul az instruction pipeline eteteseben vesznek reszt. Hogy ezen a teren mennyi fejlodes lesz az egy jo kerdes - de az pl biztato hogy az AMBA (AXI, AHB, AHB Lite) az nyilt es szabadon felhasznalhato. Szoval emiatt azert eselyes hogy ezek az application core-k konvergalni fognak egy ido utan. 

Barhogyis, szerintem mar az is egy marha jo dolog hogy Cortex-M/Cortex-A-val egyenerteku, programozas szempontjabol majdnem-teljesen-identikus ISA az elerheto soft porcesszoros rendszerekhez, beleertve a teljes userspace toolchain alrendszereket is.