Az valóban logikus lenne, ha aktív blank (nem sync!) esetén a LD jel 1 lenne, viszont szerintem nem így van:
U511a-U511b egy huzalozott nem-vagy kapu, azaz ha R5 vagy R14 == 1, akkor U512a 9-es bemenetét 0-ra húzza, ebből az következik, hogy blank esetén U512a 8-as kimenete 1 lesz.
Ezt csak késlelteti a C501 feltöltése, de nem állítja le, azaz U513a is magas lesz, és magas S0-nál LD 0-ra megy (tehát aktív területen kívül folyamatosan töltődik a shift regiszter).
És hogy miért kell késleltetni az U511a 5-ös bemenetén a jelet? Fentebb volt a tipp, hogy azért, hogy a LD jel szélességét beállítsuk, de igazából mind a 0-ba, mind az 1-be váltást késlelteti, úgyhogy nem hiszem.
Amit még el tudok képzelni, hogy a RAM/ROM adatvezetékeinek beállását kell "megvárni" a LD jelnek, miután a címvezetékek módosultak.