Hasolóképp, a procinak az idōzítései függenek a busz kapacitàstól és a terheléstōl.
Az a baj hogy van ennel rosszabb is a kapcsolasban: igy elsore ket diodas logikat is latok benne, eleg combos felhuzoellanallasokkal (lasd: D17 es D19 videke). Ezutobbi konkretan a CPU wait lababa megy be. Ez nagyon-nagyon kritikus lehet: ha tul kicsi az ellenallas, akkor az IC24 Q kimenete nem birja lehuzni (akar meg karosithatja is azt az IC-t), ha a tul nagy akkor az RC tag az tul nagy lesz (a busz C kapacitasa miatt), es nem megy at a jel idoben. A D17 videke meg meg rosszabb, mert ott meg kozvetlenul is van egy kondi valami leolvashatatlan ertekkel (talan 4.7nF?), mint a kombinacios logikai halozat "resze". Ebben nagyon sok buktato lehet igy.
Az osszes ilyen reszletet nagyon alaposan megneznem minden ertelemben: fanin/fanout, konkret tipusok az utolso betuig egyezzenek, tapfesz, RC tagok ertekei, diodak tipusai (ugye diodanak is nagy a kapacitasa, foleg ha ott van egy nehany k-s ellenallas mellette), stbstb.