A fo hianyossag a specialis elemek tamogatasa:
https://symbiflow.readthedocs.io/en/latest/prjtrellis/docs/dsp_support/…
- szorzo / dsp
- clock -al kapcsolatos elemek
- memory controllers
- Pcie
- Serdes
- block ram
A gyarto tooloknal is sokszor explicit primitive keres van. Ez ma is jelemzo,
mert magatol nem mindig teszi be a legjobbat.
A gyarto IP/core -ok (regebben) nemi rasegitessel keszultek, ahol `hand made` modositasok voltak,
es eleg specialis placement megoldasok, nem sima design rulok (timing constrain).
A gyarto toolok tamogatnak specialis megszoritasokat 'pragama' ami neha szinten kell, ill gyakran gyarto specifikus .
Regen volt olyan megszoritas amit VHDL -ben be tudtal tenni, de verilogba nem.
Ugy latszok most verilog lett a default ott is ahol VHDL volt, remelhetoleg mar nem lesz ilyen problema.
Kenyes reszeknel valoszinuleg, lesznek `if gyarto` reszek,
ill. megszoritas hegyek, de kenyes resz altalban a kod kis resze.
Es ha modjuk memoria controllert akkarod hasznalni, az magatol nem igen
kerul be explicit keres nelkul. De lehetnek majd olyan libek/toolok,
amik egyseges interfacen (mondjuk valami AXI valtozat)
tobb gyartonal is megtalaljak a legjobb ismert megoldast.
Regen a dual port ramot magatol betette egyszeru esetben, de amikor tenyleg dual portot akartam,
akkor nem jott ra , ugyhogy explicte ment.
A LUT/MUX/switch/reg tema eleg ismert,
ha valami nem a legjobb az nem a reszletek ismeretenek hianya IMHO.
Ha a tool nem jott ra mi neked a fontos es megszoritassal rajon akkor jo,
ha nem akkor sokaig fog tartani. Az nyilvan tudja minden tool, ha az elem a
die masik vegen van az tovabb fog tartani, illetve tobb routing eroforasba kerul elerni.
Ami meg tetszett, hogy neha a gyarto mondjuk a kozeli mux elemeket creativan felhasznalta
logikahoz, LUT -ok helyett. IMHO mar az FPGA tervezekor gondolkoztak a creative elem hasznalton.
Elobb jussunk el odaig, hogy minden elem hasznalhato kezzel irott FPGAasm -nel kenyelmesebb modon,
aztan egyszerubben es hateknyobban mar lehet a 2dik lepes.