Egyezzunk ki abban, hogy a vezerloelektronika egy jobb SSD-ben figyeli a ciklusszamot, a jel/zaj aranyt es esetleges ECC-vel detektal hibakat, es ezek fuggvenyenek az erintett oldalt kivonja hasznalatbol, es az ott tarolt adatot atmozgatja mashova. ebbol nem veszel eszre semmit, mert a jobb SSD-kben van legalabb 10 % tartalekkapacitas.
Látom, terveztél már SSD-t, ezért tisztában vagy a részletekkel. ;)
Na de a tréfát félretéve, az ECC nem esetleges, hanem kötelező. Minden NAND chip adatlapja megadja, hogy hány bájtonként milyen ECC-t kell használni. SLC NAND-re tipikusan page-enként, vagy sűrűbben (mondjuk 512 bájtonként) 1 bit hibát javító ECC kell. (A nagyobbaknál manapság 4 bites ECC kell 540 bájtonként.) MLC NAND-nél meg akár 20 bit hibajavítást is megkövetelhetnek, de MLC-s SSD-t úgysem veszünk, mert az nem írható 100000-szer, csak 10000-szer.
Amit én ismerek 1 bites ECC-t, és amit pl. a Samsung ajánl, az 1 bit hibát javít, és 2 (illetve páros számú) bithibát detektál. Viszont pl. 5 (vagy több) bit megváltozását észre sem veszi. A NAND megadott élettartama után nincs garancia arra, hogy egy page-en visszaolvasás után nem lesz 5 bit hiba.
a jobb SSD-kben van legalabb 10 % tartalekkapacitas
Gondolom, ezt is légből kaptad. Megnézném azoknak a "jobb" SSD-knek a listáját, amelyek azt állítják magukról, hogy 10% "tartalék kapacitásuk" van.
A gyakorlatban ez inkább 2-4% körül van. A NAND csipek gyártója megadja, hogy a termék élettartama alatt (azaz a 10000, vagy 100000 törlési+írási ciklus eléréséig) garantáltan hány jó blokk marad, illetve legföljebb hány blokk hibásodik meg. Az SSD gyártója pedig ennyi tartalék blokkot fog allokálni az első formázáskor.