Aha, jonak tunik ez is, igy akar meg 7 ciklusbol is megoldhato :) Azert "akar" mert meg akkor az uart-lekuldesnel trukkozni kell egy kicsit: nem a 0-s biten hanem a 2-esen megy/menne ki az adat. Es oda nem annyira konnyu igy ilyen interleaved modon belepakolni kimenetet. A ror ugyis a carry-t teszi be az lsb helyere, a carry meg egy ilyen add-sub par utan mindig megsemmisul...