( locsemege | 2021. 06. 24., cs – 22:24 )

Lényegében beleintegráltad a multiplexert, hiszen az is egy kombinációs hálózat, függvényt egyszerűsíteni meg jó dolog. Különben a bitenkénti xor kaput is könnyen lehet, hogy a CPLD vagy FPGA fejlesztői környezete - Verilog, VHDL szavak jutnak eszembe - szintén egyszerűsíti majd összevonva az összeadás funkcióval.

Úgy fogalmaztam, hogy ha nem kell alulról carry-t fogadni, akkor teheted ezt meg.

Amúgy hihetetlen mértékben értelmetlen a vitánk. Van egy fekete doboz. Input két 8 bites operandus, a carry, valamint egy bit, ami eldönti, összeadás vagy kivonás lesz. Output egy 9 bites szám, vagy ha úgy tetszik, egy 8 bites és egy carry, de ez ugyanazt jelenti.

Ennek a doboznak egy pontosan felírható igazságtáblázata van. Függvényegyszerűsítés után egyetlen optimális megoldás lesz, de ezt a fejlesztői környezet megoldja. Legfeljebb azt tudom elképzelni, hogy azonos bonyolultságú megoldások jöhetnek ki, akkor érdekes lehet a propagation delay. Habár szerintem kétszintű hálózattal minden megoldható.

Szóval most arról beszélünk, hogy ki hogyan rajzolná ezt le a fejlesztői környezet számára, amelyből a fejlesztői környezet ugyanazokat a függvényeket írná fel, majd innentől nincs különbség az esetek között, egyszerűsít, és kiköpi a netlistát lényegében.