Küldhetnél egy linket/képet a modulról.
Most pedig jöjjön a parázslás workaround!
Az a baj, hogy az összes szegmenst végiglépteted az összes digiten.
Ha elvágod a két 164-es között az órajelet és a csatlakozótól távolabbi órajelet külön kivezeted a plusz portra
- - a digit órajelen egy lépés
- - inicializáláskor (1x): 7db 0 bit
- - minden 1. digitnél: 1db 1 bit - ekkor 00000001 lesz
- - minden további digitnél: 1db 0 bit - 00000010 stb.
- - a szegmens órajelen 8 lépés
Így egy 8 digites ciklusban mindig csak a "cél" digiten látszanak a shiftelt szegmensek, ami kevesebb, mint az eredeti felállás.
Avagy a digit meghajtó hibás helyen csak nyolcad annyit ideig lesz bekapcsolva.
Ami biztosan nem fog földhöz vágni: Logikai Analizátor - ha még nincs.