Ez azért így nem teljesen igaz.
In place of speculative out-of-order execution that requires costly circuit renaming, the design concentrates on providing data prefetch.
Limited out-of-order execution is implemented for FP instructions.
Ez 8/4 r/w pipeline-t jelent, ami a RAM frekvenciának a négyszeresével működik.
Az utóbbi meg a fix frekvenciájú FPU műveletekhez kell.
Már a POWER5-től kezdve ezek a cuccok kicsit nagyon nem úgy működnek, mint a többiek. ;) Minden részük kicsit kisebb, kicsit rövidebb, de sokkal ravaszabb szervezésű. Tán ettől olyan gyors.
Azt már szinte meg se merem említeni, hogy van egy másik tulajdonsága a többiekhez képest: Kétszer annyi thread, méghozzá teljesen kevert átlapolással. Vagyis thread váltáskor akár mind a négy thread is működhet részben - igény szerint.